简介:本文对比当前量产CPO方案与下一代硅中介层光学方案的核心差异:前者将光学引擎置于有机基板上,后者直接搬入承载芯片的硅中介层。文章从信号路径、带宽密度、功耗、成熟度、可维护性与成本结构等维度逐项拆解,并结合单纤多波长复用演示,给出不同规模AI集群下的选型思路与迁移注意事项,帮助读者理清光互连的演进逻辑与决策要点。
AI训练与推理集群的规模持续扩大,交换芯片带宽从数十Tb/s迈向百Tb/s量级,网络侧光互连的压力随之陡增。传统可插拔光模块虽然生态成熟、维护方便,但电信号要从交换芯片出发,穿过封装、基板、主板,一路走到面板上的光模块,传输距离长、功耗高、密度受限。
共封装光学(CPO,Co-Packaged Optics)的出现正是为了解决这一问题:把光学引擎从面板“搬进”封装,靠近交换芯片。而近期某头部AI芯片厂商在国际半导体行业会议上展示的下一代方案,把这一思路又推进了一步——将光学引擎直接放到承载芯片的硅中介层上,并配套演示了单纤256 Gb/s的密集波分复用(DWDM)技术。
本文对比的对象明确为: 当前已量产的CPO方案(光学引擎位于有机基板,下称“方案A”)与下一代方案(光学引擎位于硅中介层,下称“方案B”),并以可插拔光模块作为演进参照系。两者究竟差异何在、各自解决什么问题、当前建设与未来规划应如何取舍,是本文要回答的三个核心问题。
方案A:当前量产CPO(光学引擎位于有机基板)
将光学引擎从可插拔光模块的位置拉近到交换芯片旁,放置于封装内的有机基板或多芯片模块(MCM)上。信号路径为:交换芯片 → 中介层 → 有机基板走线 → 光学引擎 → 光纤。这是目前CPO的主流量产形态,已有面向AI集群专用网络和通用以太网交换的量产产品线落地。
方案B:下一代硅中介层光学方案(光学引擎位于硅中介层)
逻辑更为激进:把光学引擎直接放置在承载交换/算力芯片的硅中介层上,电信号完全在中介层内部以短距离、细间距的互连走线传输,参照的正是GPU与HBM内存目前极度靠近的封装思路。该方案目前处于研究原型阶段,尚未量产。
参照系:可插拔光模块
光引擎位于面板上的可插拔模块中,与交换芯片之间的电信号路径最长,但生态最成熟、可维护性最好,作为对比基线纳入。
这是两代方案最本质的分水岭,示意如下:
可插拔光模块(传统方案):交换芯片 → 封装/基板走线 → 主板 → 面板 → 可插拔模块 → 光纤方案A 当前CPO(基板方案):交换芯片 → 中介层 → 有机基板走线 → 光学引擎 → 光纤方案B 下一代(中介层方案):交换芯片 → 中介层内短距离细间距走线 → 光学引擎(同一中介层)→ 光纤
方案A中,有机基板仍在信号路径里,电信号需要穿过中介层、再经过基板走线才能抵达光学引擎;方案B则把有机基板从信号路径中彻底移除,电信号在中介层内部即完成“芯片—光学引擎”的交接。配合微凸块(Microbump)与低电容接口的整合应用,可以缓解AI系统扩展时GPU与交换机之间的传输瓶颈。
根据该厂商公布的200T交换ASIC封装对比示意图:方案A下光学组件的分布范围长达约100毫米;方案B将关键结构压缩至仅约8毫米的中介层区域。占位缩小一个数量级,意味着同样的封装边界内可以布置更多光学引擎与光纤,带宽密度显著提升,同时也释放了交换芯片周边宝贵的布线资源。
高速串行接口的功耗与走线长度、负载电容直接相关。从可插拔方案到量产CPO,已经实现了约80%的功耗下降(该厂商口径,其量产CPO以太网交换机系统相比传统可插拔方案);方案B进一步缩短电信号距离、降低接口电容,功耗有望继续下探。需要说明的是,方案B的具体功耗收益目前仅有厂商演示数据,尚待量产验证,不宜直接外推。
方案A供应链相对成熟,但光学组件分布范围大,基板走线与光纤资源占用多;方案B的中介层面积成本更高,但凭借带宽密度提升,以及配套DWDM技术对单纤容量的榨取,每比特成本具备更优的潜力。在真机演示中,DWDM利用8个不同波长、每波长承载32 Gb/s数据,在单根光纤上实现256 Gb/s聚合带宽——用更少的光纤承载同样的流量,直接摊薄光纤、连接器与布线成本。当然,DWDM同样处于研究阶段。
对上层应用与网络协议而言,无论哪种方案,交换机对外提供的仍是标准以太网或高速互联端口,业务侧改造量很小。差异集中在基础设施层:方案B一旦落地,机架布局、光纤走线、散热设计、备件策略都可能需要重新规划,相关工具链与生态仍在建立过程中。
| 对比维度 | 可插拔光模块(参照) | 方案A:当前CPO(基板方案) | 方案B:下一代(中介层方案) |
|---|---|---|---|
| 光学引擎位置 | 面板可插拔模块 | 封装内有机基板/MCM | 承载芯片的硅中介层 |
| 电信号传输距离 | 最长(跨板到面板) | 中等(经中介层+基板) | 最短(中介层内细间距走线) |
| 光学组件占位 | 面板+模块空间 | 约100毫米分布(200T ASIC示例) | 约8毫米中介层区域 |
| 功耗表现 | 基准 | 相比可插拔下降约80%(厂商口径) | 有望进一步下降(待量产验证) |
| 单纤容量演进 | 单波长为主 | 单波长大容量 | 配套8波长DWDM,单纤256 Gb/s演示 |
| 成熟度 | 成熟量产 | 已量产(单通道200G、102.4 Tb/s产品) | 研究原型,未量产 |
| 可维护性 | 热插拔更换 | 封装/板卡级维护 | 封装级维护,故障域更大 |
| 成本结构 | 模块+面板资源 | 供应链成熟,占位大 | 中介层成本高,每比特成本潜力更优 |
| 适用阶段 | 存量与中小规模 | 当前新建大规模AI集群 | 未来超大规模集群的前瞻规划 |
无论是百度智能云这类承载大规模AI算力的平台方,还是自建训练集群的企业团队,评估光互连路线时建议固定使用四把尺子:
对于计划从可插拔向CPO演进、或为下一代方案做前瞻规划的团队,以下事项建议提前评估:
回到本文的对比主题,两代CPO方案的核心差异可以用一句话概括:方案A把光学引擎“拉近”了芯片,但有机基板仍在信号路径中;方案B把有机基板从信号路径中彻底拿掉,电信号完全在硅中介层内完成交接,并借助DWDM进一步榨取单纤容量。 带宽密度与功耗收益因此显著,工程与运维挑战也随之放大。
两者并非替代关系,而是时间轴上的接力:用成熟的基板CPO解决当下的带宽与功耗问题,同时把中介层光学与DWDM作为下一代选项持续跟踪。最终的决策依据,永远是集群规模、功耗预算、运维能力与落地时间窗这四个约束条件的交集,而不是某一项单点指标的领先。