GPU执行模型重构：新一代计算架构演进

一、它是什么：一次执行模型层面的架构重构

当我们谈论新一代GPU的算力跃升时，通常会先关注峰值数字。但在fp4等低精度格式上实现数倍吞吐增长，而计算资源的统计口径却没有同步扩张，这一现象本身指向了更深层的设计变更：执行模型的重构。

所谓执行模型，是指GPU在硬件层面组织指令发射、线程调度、寄存器分配与数据通路的整体方式。它决定了并行工作单元如何被划分、如何被喂入计算单元、以及在不同精度下能利用多少有效算力。新一代数据中心GPU架构所做的，正是对这一底层模型的一次系统性重写——它不是简单增加计算单元数量，而是重新定义了”一个工作单元由什么构成、以多宽的粒度执行、配套多少寄存器资源”。

从外部可观察的指标看，这种重构体现为三个联动变化：工作单元的组织单位从传统计数方式转为以工作组处理器（Work Group Processor，WGP）为基本粒度；波前（wavefront）执行宽度由64窄化为32；单个波前可寻址的向量通用寄存器（VGPR）数量扩展至原来的四倍。三者并非孤立改动，而是一组彼此约束的取舍。

二、为什么重要：低精度红利从何而来

在AI负载中，矩阵乘加类算子的理论峰值容易标定，但实际达到的吞吐往往受限于两个瓶颈：单个计算单元在低精度下的处理速度，以及数据以多高效率被送入矩阵单元。当计算资源的数量没有成比例扩张，而峰值算力却成倍增长时，代际收益只能来自这两条路径的效率提升。

这解释了一个常见的困惑：为什么低精度峰值翻了几倍，却看不出计算资源在数量上的扩张？答案在于，新一代架构把优化重心放在了”每个工作单元算得更快”和”数据供给更顺畅”上，而非堆叠更多单元。这种路线选择的直接后果是，算力红利高度集中在fp4与fp8等低精度路径，而fp32、fp64等传统精度主要依靠SIMD宽度从16提升到32来获得增益。

对开发者而言，理解这一点具有实际意义：如果你的负载以低精度矩阵运算为主，新一代架构的收益会非常显著；如果负载依赖高精度浮点或大量分支逻辑，则需要更仔细地评估实际收益。

三、核心组成：三个联动的基本单元

3.1 工作组处理器（WGP）

新的基本组织单元是WGP。每个WGP内部包含四个双发射的Wave32 SIMD32单元，外加四个标量单元。在单周期内可完成256个packed FP32运算，FMA场景下对应512 FLOPS。这一结构与消费级图形架构中成熟的Wave32双发射设计思路相近，说明该执行模型已经在不同产品线之间形成技术收敛。

WGP取代了此前以计算单元（CU）为粒度的统计方式。数字上看似持平（例如256个单元对应256个WGP），但统计单位与内部结构都发生了变化——一个WGP内部的组织方式与过去的CU并不等价，这正是”数字相同、含义不同”的关键所在。

3.2 Wave32波前与双发射

波前宽度从64窄化到32，并完全取消对Wave64的支持，是本次重构中最具标志性的改动。窄波前带来的好处是更低的指令延迟和更小的分支发散惩罚：当代码存在条件分支时，32宽度的波前在两条分支上都只浪费一半lane，而64宽度会浪费更多。对于分支密集、张量tile尺寸不规整的算子，这种改善尤为明显——此前wavefront经常填不满，导致有效算力浪费。

代价同样存在：同样物理容量的寄存器文件需要服务更多的wave。为此架构同时把单wave可寻址的VGPR扩展到1024个（为此前的四倍），每个SIMD同时驻留的wave数翻倍到64。这是一组典型的联动取舍——窄波前换延迟，宽寄存器换并发，两者合起来才能提升单个WGP的实际吞吐。

3.3 矩阵单元与超越函数单元

每个WGP配备四个矩阵单元。按2.4GHz时钟与256个WGP折算，官方峰值达到约40.26 PFLOPS的fp4算力，即整个WGP每周期可完成约65536个fp4操作。此外，架构新增了tanh指令，超越函数单元吞吐相对上一代翻倍，直接惠及softmax等attention路径中绕不开的算子。

四、工作原理：数据如何被喂到矩阵单元

可以用一个简化的伪代码描述单个WGP的调度逻辑：

for each cycle:
    for each of 4 SIMD32 units (dual-issue):
        issue up to 2 Wave32 instructions
        each wave has up to 1024 addressable VGPRs
        up to 64 waves resident per SIMD
    for each of 4 matrix units:
        consume packed low-precision operands
        execute up to ~65536 fp4 ops per WGP per cycle
    scalar units handle control flow / addressing

关键点在于：窄波前让指令更快完成、分支惩罚更小；宽寄存器与更高的wave驻留数保证发射单元不会因寄存器压力而空转；矩阵单元则专注低精度高吞吐。三者协同，使得在计算资源数量不变的前提下，低精度有效算力显著提升。

五、典型场景与适用边界

• 适合：低精度矩阵运算密集的推理负载、attention类算子（受益于tanh与超越函数吞吐）、分支较多或tile尺寸不规整的算子（受益于Wave32）。
• 需谨慎评估：以fp32/fp64为主的高精度计算、对Wave64有历史依赖的既有代码路径（需迁移适配）。
• 迁移注意：取消Wave64支持意味着部分旧内核需要重写或重新调优；寄存器寻址范围扩大也要求编译器与内核代码合理利用。

六、相关概念区别

• WGP vs CU：统计粒度不同，WGP内部结构更接近双发射Wave32组织，不能简单按数字等同换算。
• Wave32 vs Wave64：宽度窄化降低延迟与分支惩罚，但需更高寄存器与驻留wave数补偿并发。
• 低精度峰值 vs 传统精度：前者靠矩阵单元与执行模型重构获得倍增，后者主要靠SIMD宽度提升。

七、总结

新一代GPU执行模型重构的本质，是在计算资源数量不扩张的前提下，通过窄波前、宽寄存器、重配矩阵单元与超越函数单元，把代际红利集中释放到低精度路径上。理解”是什么、为什么这样取舍、边界在哪里”，比记住峰值数字更能帮助开发者做出正确的选型与调优决策。