简介：隧穿注入是利用量子隧穿效应实现载流子穿过势垒的注入机制，其核心特征是电流对温度不敏感，适用于高势垒或强电场条件。本文从定义、物理原理、发展脉络、典型应用及与热电子发射的区别等维度展开，帮助读者系统理解隧穿注入在低接触电阻、量子点激光器、高速晶体管和低功耗器件中的工程价值与使用边界。
隧穿注入（tunneling injection）是指载流子借助量子力学中的隧穿效应，穿过一个经典力学中本不应越过的势垒，从而进入目标区域的过程。与依赖载流子热动能翻越势垒的热电子发射不同，隧穿注入并不要求载流子具备高于势垒的能量，而是通过波函数的指数衰减穿透势垒，在势垒另一侧形成非零概率密度，完成电荷的跨界面输运。
在器件物理语境下，隧穿注入通常指电子或空穴从金属、半导体或者异质结的一侧，通过薄势垒层注入到沟道、量子阱、量子点或有源区等目标区域。这个过程可以发生在金属–半导体接触、半导体异质结、超晶格结构以及介质隧穿层中。隧穿注入的核心判据是势垒宽度足够薄、势垒高度适中或外加电场足够强，使得隧穿概率达到器件可用量级。
理解隧穿注入时，可以从三个视角切入：
在传统半导体器件中，载流子注入往往依赖热电子发射或扩散机制。例如，金属–半导体接触中的电流输运通常由热电子发射主导，其电流密度强烈依赖温度，表达式包含玻尔兹曼因子。这意味着当温度降低时，热发射电流会急剧减小；而在高势垒或低电压条件下，热发射注入效率会显著不足。
隧穿注入的提出和应用有效解决了以下问题：
温度敏感性问题：隧穿概率主要由势垒形状、高度和电场决定，与载流子热分布关系较弱，因此隧穿电流表现出明显的非温度依赖特性。这使器件在宽温范围内具有更稳定的电流输运能力。
高势垒接触问题：在硅基器件中，金属与半导体接触常形成肖特基势垒。若仅依赖热发射，势垒越高，接触电阻越大。通过隧穿注入，载流子可以直接穿过较薄的势垒区，从而显著降低接触电阻。
低电压工作需求：随着器件尺寸持续缩小，工作电压不断降低。在低电压下，热发射注入效率下降，而隧穿注入在合适势垒设计下仍可维持足够的电流密度，为低功耗电子器件提供了重要路径。
高速与高频应用：隧穿过程本质上是极快的量子跃迁过程，不依赖载流子的热弛豫或扩散时间，因此适合高速晶体管、高频振荡器和高速激光器等场景。
隧穿注入的强度通常用隧穿概率来描述。对于简单矩形势垒，隧穿概率可以近似表达为：
T ≈ exp(-2κd)κ = sqrt(2m*(V0 - E)) / ħ
其中，d 为势垒宽度，V0 为势垒高度，E 为载流子能量，m* 为有效质量，ħ 为约化普朗克常数。由上式可见：
d 越小），隧穿概率越大；因此，工程上增强隧穿注入的主要策略包括：减薄势垒层、选择低有效质量材料、施加外电场以降低有效势垒高度、以及设计渐变异质结以优化势垒形状。
根据载流子穿过势垒的路径，隧穿机制可分为两类：
在实际器件中，势垒层可能存在界面态、杂质或晶格失配缺陷，因此陷阱辅助隧穿往往不可完全避免。高质量材料生长和界面钝化是抑制非理想隧穿通路的关键。
在不同器件结构中，隧穿注入还可以区分为：
隧穿注入最显著的特征是器件电流与环境温度无关，或者说温度敏感性远低于热发射注入。热发射电流与温度呈指数关系，而隧穿电流在宽温度区间内基本保持稳定。这一特性可以从以下方面理解：
在测试中，隧穿主导器件的I–V曲线在低温、室温和高温下变化较小。这一特征常被用作判别隧穿机制是否主导输运的实验依据。
虽然隧穿电流对温度不敏感，但它对电场和势垒形状非常敏感。施加反偏或正偏电压会改变势垒宽度和有效高度，从而指数级地改变隧穿电流。这一特性可用于实现高跨导、陡亚阈摆幅或快速开关等器件功能。
隧穿注入的研究伴随量子力学在固体电子学中的应用而逐步深入。20世纪中叶，齐纳二极管的提出使带间隧穿进入器件应用视野；随后，Esaki隧穿二极管展示了重掺杂pn结中的带间隧穿现象，并推动了隧穿注入在高速器件中的早期探索。
20世纪80年代，共振隧穿结构的兴起使隧穿注入进入异质结工程阶段。1985年，有研究者展示了共振隧穿热电子晶体管，电子通过共振隧穿从发射极注入基极，体现了隧穿注入在晶体管架构中的应用潜力。1988年，关于调制掺杂场效应晶体管沟道中隧穿注入的研究进一步指出，漏电流预饱和区可能出现负微分电阻，并预言三端隧穿器件具备高频工作前景。这些工作建立了隧穿注入从单一结型器件走向三端放大和开关器件的路径。
进入21世纪后，隧穿注入被引入光电子器件。2005年前后，量子点激光器中通过隧穿注入将载流子引入InP量子点层，并与量子阱耦合，从而改善增益特性。此后，随着低功耗器件需求上升，隧穿注入逐渐成为隧穿场效应晶体管、低接触电阻源漏工程和破隙型异质结器件中的核心机制。
2025年，有团队进一步将隧穿注入应用于有机薄膜晶体管。在该结构中，利用深导带n型金属氧化物与p型有机半导体单晶薄膜构成破隙型源–沟道异质结，并引入界面分子解耦层降低隧穿注入势垒。这一设计使器件在极低供电电压下仍能触发电荷的带间隧穿，为有机电子和柔性低功耗电路提供了新的注入路径。
在硅基器件中，源漏区与金属之间的接触通常形成肖特基势垒。如果势垒较宽，热发射电流受限，接触电阻升高，影响器件驱动电流和速度。通过在接触区形成足够薄的势垒层或利用高掺杂实现势垒窄化，载流子可以隧穿注入，从而获得低接触电阻。
这种方法的优势在于工艺上可与常规掺杂和金属化流程兼容，且隧穿电流对温度不敏感，利于器件在宽温区工作。在先进节点中，接触电阻占整个寄生电阻的比例越来越大，隧穿注入成为接触工程中的重要优化方向。
量子点激光器具有低阈值电流密度和高温度稳定性的潜力，但载流子从注入层到量子点的输运效率直接影响激射性能。通过在量子点层与量子阱之间设计薄势垒，载流子可以隧穿注入量子点。这种机制可提升注入均匀性，并在阈值附近影响增益谱的偏振特性。
隧穿注入还可用于光探测器和电吸收调制器。在这些器件中，隧穿机制可以在低偏压下提供足够的光生载流子输运能力，从而降低暗电流和功耗。
隧穿注入在高速晶体管中具有吸引力。载流子通过薄势垒隧穿进入基区或沟道，可降低渡越时间，有望提高截止频率。此外，在某些调制掺杂结构或共振隧穿晶体管中，隧穿注入与能带结构协同作用，可在特定偏置区间呈现负微分电阻，为高速振荡器和逻辑电路提供物理基础。
在低功耗开关器件中，隧穿注入可用于实现陡亚阈摆幅。传统MOSFET的亚阈摆幅受限于热电势，而带间隧穿机制的引入理论上可以突破这一限制。通过源区与沟道形成破隙结构，载流子在栅压调制下发生带间隧穿注入，进而实现更低的关态电流和更高开关比。这类器件对界面质量和势垒设计提出了较高要求，但为后摩尔时代的低功耗逻辑器件提供了可行方向。
热电子发射是指能量高于势垒的载流子翻越势垒进入另一侧，电流对温度非常敏感。隧穿注入则指载流子穿过而非翻越势垒，电流基本不随温度变化。二者在实际器件中常常共存。温度较高且势垒较低时，热发射可能占主导；温度较低或势垒较薄时，隧穿注入贡献增大。判定主导机制通常需要结合I–V温度依赖实验和能带结构分析。
漂移和扩散是载流子在连续态内的输运方式，发生在势垒之外的区域。隧穿注入则是跨过禁区的量子输运方式，连接势垒两侧的态。隧穿注入后，载流子仍可能继续以漂移或扩散方式运动，因此二者是前后衔接而非相互替代的机制。
共振隧穿是隧穿注入的一种特殊情形，要求势垒间形成量子化能级，入射载流子能量与该能级对齐时，隧穿概率大幅增强。而普通隧穿注入不要求能量对准特定离散能级。共振隧穿在特定偏压下可产生负微分电阻，而普通隧穿注入则更多体现为单调的非线性电流增长。
隧穿注入效率高度依赖能带偏移和势垒厚度。设计时需要在导带/价带偏移、有效质量、晶格匹配和界面质量之间权衡。过高的势垒会降低隧穿概率，但势垒过低又可能导致热发射主导或漏电增加。对于破隙型结构，还需要考虑n型与p型材料之间的能量对准，以保证带间隧穿路径有效开启。
界面粗糙度、界面态和缺陷会显著影响隧穿过程。粗糙界面导致势垒厚度局部涨落，使得电流分布不均；界面态则可能引入陷阱辅助隧穿，增加非理想电流和低频噪声。在实际工艺中，需要关注材料生长、清洗、钝化和热处理等环节，以降低界面缺陷密度。
隧穿注入常在强电场下工作，但持续强电场可能引发热载流子损伤、介质退化或界面态增生等问题。可靠性设计需要综合考虑电压应力、温度应力和时间依赖击穿特性。对于长寿命应用，应在注入效率与电场强度之间保持合理裕度。
虽然隧穿电流对温度不敏感，但器件中的其他电流分量，如产生–复合电流或陷阱辅助隧穿电流，可能仍具有温度依赖性。工程评估时应当关注整个器件而非单一隧穿界面的温度特性。同时，陷阱辅助隧穿可能引入过量低频噪声，影响模拟与射频电路性能。
隧穿注入是一种基于量子隧穿效应实现的载流子注入机制，其本质是通过波函数在薄势垒中的指数衰减，使载流子在不需要翻越势垒的情况下完成跨界面输运。与热电子发射相比，隧穿注入最突出的特征是电流对温度不敏感，并在高势垒或强电场条件下具有明显优势。
从硅基低接触电阻工程到量子点激光器，从高速晶体管到低功耗隧穿场效应器件，隧穿注入已成为现代半导体器件物理中的重要基础机制。其工程实现高度依赖势垒厚度、能带对准、界面质量和电场设计。理解隧穿注入的原理与边界，有助于在器件选型、异质结设计和低功耗电路优化中做出更合理的工程判断。对于面向宽温区、低电压和高速应用的半导体器件而言，隧穿注入提供了一条兼具物理特色与应用价值的载流子输运路径。